Використання FPGA та CPLDу цифровому звязку

Мета дисципліни – вивчення фізичних принципів розробки радіотехнічних та телекомунікаційних пристроїв з використанням FPGA. 

Завдання  дисципліни:  надання знань та навичок проектування та розрахунків цифрових пристроїв для цифрової обробки сигналів, цифрових пристроїв курування та вміння обирати оптимальні варіанти для вирішення необхідної задачі при створенні радіоелектронних та телекомунікаційних пристроїв.
 
 
Основні результати навчання
*
Знати та уміти застосувати FPGA та CPLD для цифрової обробки сигналів та побудови функціональних вузлів цифрової обробки сигналів для високошвидкісних радіоелектронних пристроїв,  телекомунікаційних мереж та пристроїв захисту інформації. Уміти вибирати систему цифрових інтегральних елементів для проектування цифрових пристроїв; розбиратися в принципіальних, функціональних та структурних схемах цифрових пристроїв; використовувати сучасні засоби автоматизації проектування цифрових пристроїв; самостійно розробляти мікропроцесорні системи на основі сучасних мікроконтролерів та мікроконверторів, налагоджувати їх та розробляти програмне забезпечення на мовах низького та високого рівня з урахуванням цільової функції проектування.
Вміти застосовувати сучасні досягнення у галузі професійної діяльності побудови перспективних метою з телекомунікаційних  систем,  інфокомунікаційних, телекомунікаційних мереж, радіотехнічних систем та систем телевізійного й радіомовлення тощо.

Форми організації освітнього процесу та види навчальних занять
*
Л – лекційні заняття; ЛЗ – лабораторні заняття; СРС – самостійна робота здобувача вищої освіти; МКР – модульна контрольна робота; К – консультації.
*
*
Тематика та види навчальних занять
*
тиждень 
Л 1. Характеристики програмованих логічних схем FPGA та CPLD.
ЛЗ 1. Програмне середовище Quartus.
СРС. К.

2 тиждень
Л 2. Моделі обчислень VHDL. (Об’єкти та типи язика. Вираження).
ЛЗ 2. Програмне середовище Quartus  і VHDL.
СРС. К.
*
3 тиждень 
Л 3. Послідовні операції. Оператор процесу. Процедури та функції.
ЛЗ 3. 
СРС. К.
*
4 тиждень
Л 4. Процедури та функції у VHDL.
ЛЗ 4. Моделювання комбінаційних схем VHDL.
СРС. К.
*
5 тиждень  
Л 5. Атрибути. Структура програми на VHDL. Паралельні оператори.
ЛЗ 5. Моделювання схем цифрових автоматів VHDL.
СРС. К.

6 тиждень 
Л 6. Вимоги до проектування на FPGA. Проектування комбінаційних схем.
Л 6. Розробка нового проекту.
СРС. К.
*
7 тиждень
Л 7. Проектування схем з пам’яттю.
ЛЗ 7. Введення проекту за допомогою графічного редактору.
СРС. К.
*
8 тиждень  
Л 8 Керування проектуванням на VHDL.
ЛЗ 8. Програмне введення проекту.
МКР 1.
*
9 тиждень
Л 9. Проектування конвеєрних обчислювальних пристроїв. 
ЛЗ 9. Компіляція розробленої схеми.
СРС. К.
*
10 тиждень
Л 10. Періодичні алгоритми проектування на VHDL.

ЛЗ 10. Значення контактів мікросхеми ПЛІС.
СРС. К.

11 тиждень 
Л 11. Методи проектування на VHDL.
ЛЗ 11. 
СРС. К.
*
12 тиждень
Л 12. Інтерпретація графів алгоритму. Оптимізація графів.
ЛЗ 12. Моделювання розробленої схеми.
СРС. К.
*
13 тиждень 
Л 13. Оптимізація графів.
ЛЗ 13. Програмування ПЛІС через JTAG/
СРС. К.

*
14 тиждень
Л 14. Основи  RISC процесів. 
ЛЗ 14. Програмування ПЛІС в режимі Active Serial.
СРС. К.

15 тиждень 
Л15. Опис процесу на VHDL.
ЛЗ 15. Використання додаткових блоків ПЛІС.
СРС. К.
МКР 2.
*
*
Самостійна робота
*
Самостійна робота складає 75 годин. Розподіл самостійної роботи за видами навчальних робіт:
1) підготовка до лекційних занять – 15 годин;
2) підготовка до лабораторних занять – 30 годин;
3) підготовка до екзамену – 30 годин;
 
Процедура оцінювання
*
Система оцінювання рівня навчальних досягнень ґрунтується на принципах ЄКТС та є накопичувальною. Для забезпечення оперативного контролю за успішністю та якістю рівня навчальних досягнень здобувачів вищої освіти дисципліна поділяється на два семестрові модулі. Здобувачі протягом семестру готуються до лекційних  та лабораторних занять, виконують КР та 2 модульні контрольні роботи.
Модульні контрольні роботи №1, №2 виконуються у формі письмової роботи з використанням контрольних запитань.  Максимальна оцінка за її бездоганне виконання становить 30 балів. Кількість контрольних запитань – 3, кожна правильна відповідь оцінюється в 10 балів. 
Кожний модуль оцінюється у максимально можливі 50 балів.

Семестровий модуль № 1
Лабораторні завдання ЛЗ 1 – ЛЗ 8. Оцінка за виконання – 20 балів (по 3 бала за кожне завдання ЛЗ 1 – ЛЗ 4, та по 2 бала за кожне завдання ЛЗ 5 – ЛЗ 8). 
МК1. Модульна контрольна робота – 30 балів (8 тиждень). Перескладання можливе протягом 9–11 тижнів за розкладом консультацій.
 
Семестровий модуль № 2
Лабораторні завдання ЛЗ 9 – ЛЗ 15. Оцінка за виконання – 20 балів (по 3 бала за кожне завдання ЛЗ 9 – ЛЗ 12, та по 2 бала за кожне завдання ЛЗ 13 – ЛЗ 15).
МК2. Модульна контрольна робота – 30 балів (15 тиждень).
Максимальна оцінка за повний обсяг виконаних навчальних елементів дисципліни – 100 балів.
*
*
Умови допуску до підсумкового контролю
*
До екзамену допускаються здобувачі вищої освіти, які виконали всі види навчальних елементів навчальної дисципліни за перший модуль та всі види навчальних елементів навчальної дисципліни накопичувальної частини за другий модуль на не менш, ніж на 60 балів.
Складання/перескладання екзамену організується за встановленим деканатом ІІБРТ  розкладом.
*
*
Політика освітнього процесу
*
Здобувач зобов’язаний своєчасно та якісно виконувати всі отримані завдання; за необхідністю з метою з’ясування всіх не зрозумілих під час самостійної та індивідуальної роботи питань, відвідувати консультації викладача. Дотримуватись принципів академічної доброчесності. 
*
Відсутність здобувача на контрольній роботі або на екзамені відповідає оцінці «0».
 
Під час Відсутність здобувача на контрольній роботі або на екзамені відповідає оцінці «0».