Компанія: |
Dialog Semiconductor
|
: |
Телекомунікація і зв'язок
|
Дата: |
01.11.2021
|
Опис роботи
На робочому місці потрібно займатись створенням і підтримкою проектів, для яких необхідно мати досвід програмування в Verilog/VHDL/System Verilog не менше 2-3 років (Xilinx/Altera).
Вакансія для: |
Випускник бакалавр
Випускник магістр
Студент бакалавр
Студент магістр
|
Тип роботи: |
постійна
|
Графік: |
повний робочий день
|
Досвід роботи: |
-
|
Заробітня плата: |
обговорюється на співбесіді
|
Адреса місця роботи: |
Львів, вул. Кам'янецька 33
|
Актуально до: |
28 лютого 2022 року
|
Контактна особа
ПІБ: |
Oksana Khrypko
|
Посада: |
Recruiter
|
E-mail: |
oksana.khrypko.ry@renesas.com
|
Телефон: |
-
|
Сайт: |